ФОРМАЛИЗОВАННЫЙ МАРШРУТ РАЗРАБОТКИ КРИПТОГРАФИЧЕСКОГО КОНТРОЛЛЕРА ЭЛЕКТРОННОЙ ЦИФРОВОЙ ПОДПИСИ С ПЛИС-ВЕРИФИКАЦИЕЙ

В статье представлен и экспериментально апробирован формализованный маршрут разработки специализированного криптографического контроллера для аппаратной реализации алгоритмов электронной цифровой подписи. Разработанный маршрут охватывает полный цикл проектирования и включает этапы архитектурного синтеза, RTL-реализации, аппаратной верификации на ПЛИС и физической реализации в рамках MPW-потока. Архитектура контроллера построена по модульному принципу, при котором система представляет собой совокупность функционально независимых аппаратных блоков, разрабатываемых и верифицируемых как отдельные модули. Для каждого блока выполняются RTL-реализация, формирование программного интерфейса и аппаратная верификация на этапе ПЛИСпрототипирования, что обеспечивает раннее выявление функциональных и интерфейсных ошибок. Для критически важных компонентов дополнительно применяется физическая верификация в маршруте RTL-to-GDS с прохождением проектных проверок, включая DRC и LVS. После завершения модульной верификации выполняется интеграция блоков, формируется карта памяти и проводится системная аппаратная верификация. Экспериментальная апробация выполнена на демонстрационном вычислительном модуле на базе ядра TinyQV (RISC-V) с использованием платформ GOWIN Tang Primer 20K и TinyTapeout (PDK SkyWater SKY130). Полученные результаты подтверждают воспроизводимость предложенного маршрута и его практическую применимость для разработки специализированных криптографических контроллеров и защищённых встраиваемых систем.

1. Meng H. Research and development of digital signatures / Meng H., Sang Z. // Journal of Computing and Electronic Information Management. – 2025. – Vol. 16, № 3. – P. 23-28.

2. Gashi K. Digital signatures in the modern era: a review of cryptographic progress and postquantum challenges / K. Gashi, B. Hyseni // International Journal of Innovative Technology and Interdisciplinary Sciences. – 2025. – Vol. 8, № 4. – P. 1082-1112.

3. Trends in data protection and encryption technologies / V. Mulder et al. – Switzerland: Springer, 2023. – 225 p.

4. Somsuk K. The development of signing and verification methods for high speed digital signatures on electronic official documents by using RSA cryptography / K. Somsuk // Cogent Engineering. – 2024. – Vol. 11, № 1. – Art. 2432513. https://doi.org/10.1080/23311916.2024.2432513.

5. Implementation efficiency of Falcon digital signature scheme on Arty-7 XC7A35T board / T.-T. Nguyen et al // Electronics. – 2025. – Vol. 14, № 22. – Art. 4504. https://doi.org/10.3390/electronics14224504.

6. Focardi R. A formally verified configuration for hardware security modules in the cloud / R. Focardi, F.L. Luccio // Proceedings of the ACM SIGSAC Conference on Computer and Communications Security (CCS '21). – 2021. – P. 412-428. https://doi.org/10.1145/3460120.3484750.

7. A trusted execution environment RISC-V system-on-chip compatible with transport layer security 1.3 / B. Kieu-Do-Nguyen et al // Electronics. – 2024. – Vol. 13, № 13. – Art. 2508. https://doi.org/10.3390/electronics13132508.

8. Profiled side channel attacks against the RSA cryptosystem using neural networks / A. Barenghi et al // Journal of Information Security and Applications. – 2022. – Vol. 66. – Art. 103122. https://doi.org/10.1016/j.jisa.2022.103122.

9. Enhanced side-channel analysis on ECDSA employing fixed-base comb method / S. Jin et al // IEEE Transactions on Computers. – 2022. – Vol. 71, № 9. – P. 2341-2350. https://doi.org/10.1109/TC.2021.3126387.

10. A novel and efficient SPI enabled RSA crypto accelerator for real-time applications / V.R. Kolagatla et al // Proceedings of the 28th International Symposium on VLSI Design and Test (VDAT). – 2024. – P. 1-6.

11. Hardware performance analysis of RSA cryptosystems on FPGA for wireless sensor nodes / G. Leelavathi et al // International Journal of Intelligent Networks. – 2021. – Vol. 2. – P. 184-194. https://doi.org/10.1016/j.ijin.2021.09.002.

12. Optimized RSA-1024 FPGA implementation on Artix-7 / R. Ghayoula et al // Coding Theory – Advances and Applications in Informatics, Data Analysis, and Cryptography. – 2025. – Vol. 6. – P. 244.

13. Efficient FPGA-based ECDSA verification engine for permissioned blockchains / R. Agrawal et al // IEEE ASAP. – 2022. – P. 148-155. https://doi.org/10.1109/ASAP54618.2022.00028.

14. Cryptographic accelerators for digital signature based on Ed25519 / M. Bisheh-Niasar et al // IEEE Transactions on VLSI Systems. – 2021. – Vol. 29, № 7. – P. 1297-1305. https://doi.org/10.1109/TVLSI.2021.3071086.

15. A hardware efficient elliptic curve accelerator for FPGA based cryptographic applications / M. Kashif et al // ELECO. – 2019. – P. 362-366.

16. Rodionov A.Yu. Arxitektura kriptograficheskogo soprocessora na PLIS / A.Yu. Rodionov // Voprosy` zashhity` informacii. – 2016. – № 3(114). – S. 16-19. Development of optical transceivers SFF standard with support for cryptographic kernel / I.A. Kashirin et al // APEIE. – 2016. – P. 159- 162. (In Russian).

17. Debugging and verifying SoC designs through effective cross-layer hardware-software cosimulation / K. Campbell et al // DAC. – 2016. – P. 1-6. https://doi.org/10.1145/2897937.2898068.

18. Hardware and software co-verification from security perspective in SoC platforms / K. Chen et al // Journal of Systems Architecture. – 2022. – Vol. 122. – Art. 102355. https://doi.org/10.1016/j.sysarc.2021.102355.

19. Verification of SoC using advanced verification methodology / P. Pamula et al // Engineering Proceedings. – 2023. – Vol. 34, № 1. – Art. 12. https://doi.org/10.3390/engproc2023034012.

20. Verification of an ARM Cortex-M3 based SoC using UVM / A. Hegazy et al // SPIN. – 2023. – P. 778-783. https://doi.org/10.1109/SPIN57001.2023.10116603.

21. Farooq U., Mehrez H. Pre-silicon verification using multi-FPGA platforms: a review // Journal of Electronic Testing. – 2021. – Vol. 37. – P. 7–24. https://doi.org/10.1007/s10836-020-05904-8.

22. Makinote: an FPGA-based HW/SW platform for pre-silicon emulation of RISC-V designs / E. Perdomo et al // RAPIDO. – 2024. – P. 29-34.

23. FPGA prototyping of heterogeneous security architecture for educational purposes / S. Stoyanov et al // Engineering Proceedings. – 2025. – Vol. 100, № 1. – Art. 18. https://doi.org/10.3390/engproc2025100018.

24. Open-source design of integrated circuits / P. Fath et al // e+i Elektrotechnik und Informationstechnik. – 2024. – Vol. 141. – P. 76-87. https://doi.org/10.1007/s00502-023-01185-7.

25. Integrating design for testability technique into OpenLane with Skywater 130-nm process design kit / K. Chew et al // Semarak Engineering Journal. – 2023. – Vol. 3, № 1. – P. 14-21.

26. Custom ASIC design for SHA-256 using open-source tools / L.D. Franck et al // Computers. – 2024. – Vol. 13, № 1. – Art. 9. https://doi.org/10.3390/computers13010009.

27. A survey on assertion-based hardware verification / W. Hasini et al // ACM Computing Surveys. – 2022. – Vol. 54, № 11. – P. 1-33. https://doi.org/10.1145/3484517.

28. DirectFuzz: automated test generation for RTL designs using directed graybox fuzzing / S. Canakci et al. // DAC. – 2021. – P. 529-534. https://doi.org/10.1109/DAC18074.2021.9586230.

29. SoCFuzzer: SoC vulnerability detection using cost function enabled fuzz testing / M.M. Hossain et al. // DATE. – 2023. – P. 1-6. https://doi.org/10.23919/DATE56975.2023.10137021.

30. DifuzzRTL: differential fuzz testing to find CPU bugs / J. Hur et al // IEEE Symposium on Security and Privacy. – 2021. – P. 1286-1303. https://doi.org/10.1109/SP40001.2021.00063.

31. SHarPen: SoC security verification by hardware penetration test / H. Al-Shaikh et al // ASPDAC. – 2023. – P. 579-584. https://doi.org/10.1109/ASPDAC56680.2023.10044776.

32. Remote WebAuthn: FIDO2 authentication for less accessible devices / P. Wagner et al // ICISSP. – 2023. – P. 368-375. https://doi.org/10.5220/0011624500003405.

33. A novel protocol using captive portals for FIDO2 network authentication / M. Rivera-Dourado et al // Applied Sciences. – 2024. – Vol. 14, № 9. – Art. 3610. https://doi.org/10.3390/app14093610.

34. GlobalShuttle™: Multi Project Wafer Program. https://gf.com/manufacturing-services/multiproject-wafer-program/ (дата обращения: 08.02.2026).

35. Offered MPW services – Si CMOS, compound semiconductor. https://www.mosis2.com/mpwservices (дата обращения: 08.02.2026).

36. TSMC MPW shared tapeouts. https://www.musesemi.com/shared-block-tapeout-pricing (дата обращения: 08.02.2026).

37. Cadence and SkyWater: fostering the next generation of innovators. https://community.cadence.com/... (дата обращения: 08.02.2026).

38. Tiny Tapeout. https://tinytapeout.com/chips/ (дата обращения: 08.02.2026).

39. Venn M. Tiny Tapeout: a shared silicon tape-out platform accessible to everyone / M. Venn // IEEE Solid-State Circuits Magazine. – 2024. – Vol. 16, № 2. – P. 20-29. https://doi.org/10.1109/MSSC.2024.3371234.

40. Cocotb. https://www.cocotb.org/ (дата обращения: 08.02.2026).