Адиль Кокенович Майданов – магистр, кафедра компьютерной и программной инженерии
010000 Республика Казахстан, г. Астана, ул. Сатпаева, 2
Adil Maidanov – Master, Department of Computer and Software Engineering
010000, Satpayev St. 2, Astana, Republic of Kazakhstan
Хусейн Джанболат – доктор PhD, профессор, кафедра электротехники и электроники
Анкара
Hüseyin Canbolat – Doctor of PhD, Professor, Department of Electrical and Electronics Engineering
Ankara
Сабыржан Кубейсинович Атанов – д.т.н., профессор кафедра компьютерной и программной инженерии
010000 Республика Казахстан, г. Астана, ул. Сатпаева, 2
Sabyrzhan Atanov – Doctor of Tech. Sc., Professor, Department of Computer and Software Engineering
010000, Satpayev St. 2, Astana, Republic of Kazakhstan
В статье рассматривается разработка и оптимизация гибридной аппаратнопрограммной реализации постквантового криптографического алгоритма Saber на встраиваемой платформе CPU–FPGA. Цель исследования заключается в повышении производительности и энергоэффективности реализации постквантовых схем обмена ключами в условиях ограниченных вычислительных ресурсов и требований к устойчивости к атакам по сторонним каналам.Разработанная архитектура объединяет вычислительные возможности ARM-процессора и FPGA-ядра, обеспечивая рациональное распределение вычислительных нагрузок между процессором и аппаратным ускорителем. В аппаратной части реализованы конвейерное полиномиальное умножение и хэширование SHA-3, а программная часть отвечает за управление потоками данных, синхронизацию вычислений и контроль целостности. Между CPU и FPGA используется интерфейс с фиксированной задержкой, обеспечивающий константное время выполнения операций и устойчивость к временным флуктуациям.Проведено сравнение трёх реализаций алгоритма: программной, аппаратной и гибридной. Результаты показали ускорение выполнения от 35 % до 50 % без потери криптостойкости и при сохранении стабильного энергопотребления.Проведён анализ устойчивости к утечкам методом TVLA, подтвердивший отсутствие корреляции между энергопрофилем и секретными данными. Полученные решения могут применяться для защиты каналов связи мобильных роботов, беспилотных морских платформ и встроенных IoT-систем, требующих высокой безопасности и надёжности.
The paper presents the development and optimization of a hybrid hardware-software implementation of the post-quantum cryptographic algorithm Saber on an embedded CPU-FPGA platform. The main objective of the research is to enhance the performance, energy efficiency, and security of post-quantum key exchange schemes under limited computational resources while maintaining resistance to side-channel attacks.The proposed architecture integrates the computational capabilities of the ARM processor and the FPGA core, enabling efficient distribution of workloads between the processor and the hardware accelerator.The hardware part implements pipelined polynomial multiplication and SHA-3 hashing, while the software component manages data flow, synchronization, and integrity control. A fixed-latency communication interface between the CPU and FPGA ensures constant-time execution and stability against timing variations.Three implementations of the algorithm were compared: software, hardware, and hybrid. Experimental results demonstrated a 35-50% reduction in execution time without compromising cryptographic strength or increasing power consumption. A TVLA (Test Vector Leakage Assessment) analysis confirmed the absence of any statistical correlation between the energy profile and secret data, validating the system’s side-channel resistance.The proposed solution can be effectively applied to mobile robotic platforms, unmanned marine vehicles, industrial telemetry networks, and IoT systems requiring high-performance and quantum-resistant data protection.
The authors declare that there are no conflicts of interest present.